台积电陈平：先进工艺助力5G发展高能效比、高集成度是共性需求

在5G规模商用，赋能行业的大趋势下，备受业界关注的，UPmiddot，2021展锐线上生态峰会，正式拉开帷幕，峰会邀请了来自行业组织，科研专家，产业前沿等各领域的生态伙伴，打破边界，携手向上，共话数字生态的发展与创新。

在上午举行的，5G UP产业生态峰会，上，台积电中国区业务发展副总经理陈平博士表示，半导体已经成为现代智能化社会的基石，是产业发展的必需品，而支撑5G，AI技术的则是半导体工艺技术，包括先进工艺，先进封装等。

无论是5G终端，还是5G基站，或者是云计算，对芯片的共同需求是高能效比，高集成度对终端，能效决定了电池使用时间，而对5G基站，能效决定了运营的成本系统和应用对能效比和集成度不断提出的更高要求，推动集成电路工艺的不断发展通过不断地工艺微缩，我们得以不断改进芯片的性能，功耗和集成度

尽管技术上的挑战越来越大，技术人员还是不懈地努力将微缩继续向前延申目前业界最先进的工艺是台积电的5nm和4nm技术， 用于5G手机和高性能计算向前展望，3nm/2nm研发已是如火如荼，将于后面几年面世

之前，集成电路制程工艺一直被光刻技术的限制所困扰但EUV技术突破将瓶颈彻底打通台积电从7nm技术节点开始引入EUV技术，积累了大量的量产经验，目前该工艺已非常稳定和成熟在此基础上，台积电进一步改善和扩展EUV工艺，伴随着高NA EUV的引入，2nm 及以下的图形定义问题也将得到解决

伴随着器件的微小化，晶体管器件结构，材料特性等都需要有革命性的改变为解决晶体管器件的短沟道问题，台积电用FinFET晶体管取代了传统的MOSFET平面晶体管当器件进一步缩小时，器件结构将进一步进化到Nanosheet结构虽然半导体行业在工艺微缩上不断披荆斩棘，向前发展但伴随着在数字化时代数据量的快速增加，单芯片SOC上的微缩已不足以满足系统发展的需要SOC3D工艺的引入，使我们可以在SOC工艺的基础大幅地扩展集成度，实现Chiplet

展望未来，在先进工艺的发展上，台积电总结出了三大趋势:CMOS微缩持续发展和延申，3D系统集成成为先进工艺的重要组成部分，在系统层面上软硬件协同优化设计已成为必须。